A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES

Basit Öğe Kaydı
dc.contributor.authorÇini, Uğur
dc.contributor.authorMorgül, Avni
dc.contributor.authorMorgül, Avni
dc.date.accessioned2026-01-31T14:59:20Z
dc.date.available2026-01-31T14:59:20Z
dc.date.issued2011
dc.departmentİstanbul Beykent Üniversitesi
dc.description.abstractArithmetic operations are generally slowest operations in digital design which is the bottleneck in most of the systems. Optimizing adder circuits provides faster performance in arithmetic circuits. Field Programmable Gate Arrays (FPGA) are very popular to implement logic circuits. 6-input Look-Up Table (LUT) devices are on the market which dramatically increases the performance. In this paper, alternative addition structures, based on redundant carry-free arithmetic and suitable for 6 input LUT devices, are presented. A new double carry-save addition architecture is proposed, which reduces the critical path of the addition process for 6-input LUT devices.
dc.description.abstractGenelde sayısal sistemlerde en yavaş işleyen kısımlar aritmetik işlem üniteleri olup sisitemin hızını belirleyen bu ünitelerdir. Aritmetik işlemlerin temeli olan toplama devrelerinin optimizasyonu ile bu üniteler hızlandırılabilir. Kullanıcı tarafından programlanabilen kapı dizileri (FPGA) lojik devreleri gerçeklemek için kullanılan en yaygın elemanlardır. Artık 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları piyasaya çıkmıştır ve bu elemanları kullanarak aritmetik üniteleri hızlandırmak mümkündür. Bu makalede 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları için uyarlanmış elde işlemi yapmayan, artık sayı sistemli aritmetik (redundant carry-free arithmetic) kullanan bir algoritma ve bunu gerçekleştirecek devreler sunulmaktadır.
dc.identifier.endpage50
dc.identifier.issn1307-3818
dc.identifier.issn1307-3826
dc.identifier.issue1
dc.identifier.startpage38
dc.identifier.urihttps://hdl.handle.net/20.500.12662/10285
dc.identifier.volume4
dc.language.isoen
dc.publisherBeykent Üniversitesi
dc.publisherBeykent University
dc.relation.ispartofBeykent University Journal of Science and Engineering
dc.relation.ispartofBeykent Üniversitesi Fen ve Mühendislik Bilimleri Dergisi
dc.relation.publicationcategoryMakale - Ulusal Hakemli Dergi - Kurum Öğretim Elemanı
dc.rightsinfo:eu-repo/semantics/openAccess
dc.snmzKA_DergiPark_20260128
dc.subjectEngineering
dc.subjectMühendislik
dc.titleA REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES
dc.title.alternativeA REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES
dc.typeArticle

Dosyalar

Koleksiyon

Beykent Üniversitesi Fen ve Mühendislik Bilimleri Dergisi Koleksiyonu